一种基于闪存错误校验的读写调制技术

摘要

本发明公开了一种基于闪存错误校验的读写调制技术,使用LDPC错误校验码为中介，建立闪存读写延迟关系模型。基于该模型，对读写延迟的调制主要包括以下步骤：写请求根据性能需求和系统状态确定数据编程速度，即确定编程步幅电压ΔV_pp。记录写入的数据页的步幅电压ΔV_pp。读取数据时，根据读取的数据在编程时的ΔV_pp，综合其它干扰因素，计算数据错误率。由于LDPC码的纠错能力与读取时的阈值电压数目相关，根据计算出的错误率，选择能够保证纠错能力的最少阈值电压数目，从而确保能够正确解码出数据，确定读取数据。本发明确定了读写延迟的关系，通过调节编程时ΔV_pp来改变读请求的执行时间。另一方面，相对于传统LDPC解码从硬判决开始逐步增加阈值电压数目的方式减少了读请求的执行时间。

主权项

一种基于闪存错误校验的读写调制技术，其特征在于：1)闪存中基于错误校验的读写延迟模型，具体如下：$\left\{\begin{array}{c}t\_P\propto \frac{1}{{\mathrm{\Delta V}}_{\mathrm{pp}}}\\ t\_R\propto N\\ t\_\mathrm{RC}\propto \mathrm{ceiling}\left(\log (N+1)\right)\\ \mathrm{RBER}\left(\Delta V_{\mathrm{pp}}\right)\le {\mathrm{CBER}}_{\mathrm{LDPC}}\left(N\right)\end{array}\right.$模型建立了写请求的编程时延和读请求的读取时延、传输时延与编程步幅、LDPC解码的阈值电压数目之间的关系。2)利用读写请求之间的关系，通过对写请求的编程步幅电压的改变，来达到对读请求执行时间的调制。