发明名称 一种ISA总线到Multibus总线的读写操作转换电路
摘要 本发明公开了一种ISA总线到Multibus总线的读写操作转换电路。该ISA总线到Multibus总线的读写操作转换电路把ISA总线的同步读写操作转换为Multibus总线的异步读写操作,实现ISA总线主设备对Multibus总线从设备的读写操作。本发明结构简单,支持8位和16位数据宽度,地址线可以根据用户需要进行扩展,可用于混合总线计算机系统设计。本发明解决了ISA总线机箱上配置Multibus总线从设备的混插与兼容问题,在混合总线加固计算机设计、计算机总线板卡测试诊断等领域有广泛应用。
申请公布号 CN104572558A 申请公布日期 2015.04.29
申请号 CN201510010280.9 申请日期 2015.01.08
申请人 江苏杰瑞科技集团有限责任公司 发明人 曲伟;林冬冬;张贝贝;玄甲辉;陈国华;葛佳佳;管飞;李臣;郭潇湧;马龙
分类号 G06F13/40(2006.01)I;H03K19/0175(2006.01)I 主分类号 G06F13/40(2006.01)I
代理机构 南京理工大学专利中心 32203 代理人 马鲁晋
主权项 一种ISA总线到Multibus总线的读写操作转换电路,其特征在于:包括状态转移电路、时序处理电路、复位电路、中断电路;其中ISA总线的核心部分ISA三总线与状态转移电路和时序处理电路相连,ISA总线的核心部分ISA三总线包括控制总线、地址总线、数据总线,ISA总线中断信号与中断电路相连,状态转移电路输出时序控制信号到时序处理电路;Multibus总线的核心部分Multibus三总线与状态转移电路和时序处理电路相连,Multibus总线中断信号与中断电路相连,复位电路接收ISA总线复位信号和系统复位信号,输出总复位信号到状态转移电路和时序处理电路,并输出Mulitbus总线复位信号到Multibus总线;状态转移电路采用ISA总线时钟作为状态机的工作时钟,通过同步有限状态机进行状态转移处理,输出时序控制信号到时序处理电路;时序处理电路根据状态转移电路提供的时序控制信号对ISA三总线进行时序处理,实现ISA三总线到Multibus三总线的读写操作的时序转换;中断电路从Multibus总线接收Multibus总线中断信号,输出ISA总线中断信号至ISA总线,实现中断信号的中转处理;复位电路实现ISA总线复位信号到Multibus总线复位信号的转换,并提供状态转移电路和时序处理电路使用的总复位信号。
地址 222061 江苏省连云港市圣湖路18号