发明名称 |
一种MOSFET结构及其制造方法 |
摘要 |
本发明提供一种MOSFET结构及其制造方法,其中该方法包括:a.提供衬底(100);b.在衬底上形成硅锗沟道层(101)、伪栅叠层(200)和牺牲侧墙(102);c.去除未被伪栅叠层(200)覆盖的以及位于伪栅叠层(200)两侧下方的硅锗沟道层(101)和部分衬底(100),形成空位(201);d.在所述半导体结构上选择性外延生长第一半导体层(300)以填充空位(201)的底部和侧壁区域;e.去除牺牲侧墙(102),在未被第一半导体层(300)填充的空位(201)中填充第二半导体层(400)。本发明方法所制备的半导体结构能够提高沟道中的载流子迁移率,有效地抑制了短沟道效应的不良影响,提高了器件性能。 |
申请公布号 |
CN104576378A |
申请公布日期 |
2015.04.29 |
申请号 |
CN201310476543.6 |
申请日期 |
2013.10.13 |
申请人 |
中国科学院微电子研究所 |
发明人 |
尹海洲 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/08(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京汉昊知识产权代理事务所(普通合伙) 11370 |
代理人 |
朱海波 |
主权项 |
一种MOSFET制造方法,包括:a.提供衬底(100);b.在衬底上形成硅锗沟道层(101)、伪栅叠层(200)和牺牲侧墙(102);c.去除未被伪栅叠层(200)覆盖的以及位于伪栅叠层(200)两侧下方的硅锗沟道层(101)和部分衬底(100),形成空位(201);d.在所述半导体结构上选择性外延生长第一半导体层(300)以填充空位(201)的底部和侧壁区域;e.去除牺牲侧墙(102),在未被第一半导体层(300)填充的空位(201)中填充第二半导体层(400)。 |
地址 |
100029 北京市朝阳区北土城西路3号 |