发明名称 |
一种半导体器件及其制造方法和电子装置 |
摘要 |
本发明提供一种半导体器件及其制造方法和电子装置,涉及半导体存储技术领域。本发明的半导体器件的制造方法,通过将制造作为相变存储器的选通管的二极管的制造工艺集成在标准的CMOS工艺之中,实现了作为选通管的二极管的制造工艺与标准CMOS工艺的兼容,简化了制造工艺。本发明的半导体器件,可以采用上述半导体器件的制造方法制造,该半导体器件采用二极管作为相变存储器的选通管,因而具有大的驱动电流和高的开关速度。本发明的电子装置,由于使用了上述半导体器件,同样具有上述优点。 |
申请公布号 |
CN104576661A |
申请公布日期 |
2015.04.29 |
申请号 |
CN201310473657.5 |
申请日期 |
2013.10.11 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
张超 |
分类号 |
H01L27/146(2006.01)I;H01L21/8238(2006.01)I;H01L45/00(2006.01)I |
主分类号 |
H01L27/146(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
董巍;高伟 |
主权项 |
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供P型半导体衬底,在所述半导体衬底上定义二极管阵列区和周边器件区;步骤S102:通过离子注入和退火工艺在所述二极管阵列区形成位于所述半导体衬底的上部的埋入式N+离子层;步骤S103:在所述二极管阵列区形成位于所述埋入式N+离子层之上的外延半导体层;步骤S104:在所述二极管阵列区形成沿列方向延伸的至少贯穿所述外延半导体层和所述埋入式N+离子层的深沟槽隔离;步骤S105:在所述二极管阵列区和所述周边器件区形成沿行方向延伸的深度大于等于所述外延半导体层的厚度的浅沟槽隔离;步骤S106:在所述周边器件区形成CMOS器件的阱区和栅极;步骤S107:在所述周边器件区形成CMOS器件的源极和漏极,在所述二极管阵列区形成位于所述外延半导体层内的P+离子层,并在所述二极管阵列区和所述周边器件区形成作为接触区的N+离子层。 |
地址 |
201203 上海市浦东新区张江路18号 |