发明名称 一种EtherCAT双网数据读写系统
摘要 本实用新型涉及一种EtherCAT双网数据读写系统,所述系统包括异步并行总线接口模块、数据缓存区、EtherCAT读写控制模块、配置信息模块和中断脉冲合成模块;所述数据缓存区包括A网数据缓存区和B网数据缓存区;所述系统分别与主控芯片和ESC芯片连接;所述主控芯片DSP支持16位数据总线;所述ESC芯片为ESC芯片ET1100,将FPGA分别与主控芯片、ESC芯片ET1100A网以及ESC芯片ET1100B网的总线接口相连,地址总线和数据总线均为16位。本实用新型增强EtherCAT网络的容错能力,提高通信的可靠性;减少主控芯片在通信方面的开销,提高主控系统整体的实时性。
申请公布号 CN204302972U 申请公布日期 2015.04.29
申请号 CN201420721213.9 申请日期 2014.11.26
申请人 国家电网公司;国网智能电网研究院 发明人 王翔;蔡林海
分类号 G06F15/17(2006.01)I 主分类号 G06F15/17(2006.01)I
代理机构 北京安博达知识产权代理有限公司 11271 代理人 徐国文
主权项 一种EtherCAT双网数据读写系统,其特征在于,所述系统包括异步并行总线接口模块、数据缓存区、EtherCAT读写控制模块、配置信息模块和中断脉冲合成模块;所述数据缓存区包括A网数据缓存区和B网数据缓存区;所述系统分别与主控芯片和ESC芯片连接;所述主控芯片DSP支持16位数据总线;所述ESC芯片为ESC芯片ET1100,将FPGA分别与主控芯片、ESC芯片ET1100A网以及ESC芯片ET1100B网的总线接口相连,地址总线和数据总线均为16位;所述异步并行总线接口模块、数据缓存区和EtherCAT读写控制模块依次连接;所述异步并行总线接口模块、配置信息模块和EtherCAT读写控制模块依次连接;所述异步并行总线接口模块、中断脉冲合成模块和EtherCAT读写控制模块依次连接。
地址 100031 北京市西城区西长安街86号