一种基于FPGA的被动型氢钟数字伺服系统

摘要

本发明公开了一种基于FPGA的被动型氢钟数字伺服系统，模数转换器将误差检测电压信号由模拟量转换为数字量，送入信号处理FPGA进行比较和计算，信号处理FPGA同时还产生4FSK信号送入直接数字式频率合成器进行FSK调制；倍频器将输入的基准频率信号倍频后提供给信号处理FPGA产生时钟信号、比例信号、调制信号、消隐信号以及消隐相位控制信号；第一数模转换器将谐振腔频率控制信号由数字量转换为模拟量；第二数模转换器将压控晶振频率控制信号由数字量转换为模拟量。

主权项

一种基于FPGA的被动型氢钟数字伺服系统，其特征在于，包括：模数转换器，用以接收一误差检测电压信号并将所述误差检测电压信号由模拟量转换为数字量；倍频器，用以接收一基准频率并将所述基准频率倍频；信号处理FPGA，连接所述模数转换器以及所述倍频器，用以根据转换为数字量的所述误差检测电压信号以及倍频后的所述基准频率计算谐振腔频率控制信号与压控晶振频率控制信号，并产生FSK信号；直接数字式频率合成器，连接所述信号处理FPGA，用以根据所述FSK信号产生FSK调制信号；第一数模转换器，连接所述信号处理FPGA，用以将所述谐振腔频率控制信号由数字量转换为模拟量；第二数模转换器，连接所述信号处理FPGA，用以将所述压控晶振频率控制信号由数字量转换为模拟量；其中，所述信号处理FPGA包括：时钟管理模块，连接所述倍频器；PID控制模块，连接所述时钟管理模块以及所述模数转换器；4FSK生成模块，连接所述时钟管理模块；所述时钟管理模块以倍频后的所述基准频率作为时钟产生：时钟信号、消隐信号、AD主处理时钟信号、比例信号以及调制信号，所述PID控制模块根据所述时钟信号、所述消隐信号、所述AD主处理时钟信号以及数字量的所述误差检测电压信号计算谐振腔频率控制信号以及压控晶振频率控制信号；所述4FSK生成模块根据所述时钟信号、所述比例信号、所述调制信号以及一开关控制信号产生4FSK信号，以及产生一消隐信号相位控制信号，传输至所述时钟管理模块。