| 摘要 |
<p>本発明の一側面に係る演算処理装置は、第１のキャッシュメモリを含む複数の演算処理部と、複数の演算処理部がそれぞれ演算したデータを保持する第２のキャッシュメモリと、制御対象となる第１のキャッシュメモリのキャッシュブロックのウェイを示すウェイ情報を含む制御対象のアクセス要求元の第１のキャッシュメモリに関する属性情報を取得する取得部と、アドレス情報と属性情報とを保持する保持部と、第１のキャッシュメモリに関して複数の演算処理部のいずれかが発行するリプレース要求に係るアクセス要求に含まれるリプレース対象アドレスと第１のキャッシュメモリにおけるリプレース対象のキャッシュブロックのウェイを示すウェイ情報とに基づき、制御対象のアドレス情報と属性情報とにより特定される第２のキャッシュメモリのキャッシュブロックに対するリプレース要求に係るアクセス要求を制御する制御部と、を備える。</p> |
