模糊识别器

摘要

本实用新型提供了一种模糊识别器，所述模糊识别器包括模板匹配阵列、匹配度排序单元和地址编码器，其中：模板匹配阵列包括用于存储N个模板的N行特征匹配单元，N为正整数；每一特征匹配单元包括存储单元以及匹配单元；匹配度排序单元通过N根信号线连接到地址编码器，并用于在匹配周期内根据模板匹配阵列中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。本实用新型将综合隶属度的存储、匹配、求和以及结果排序结合在一起，从而优化了模糊识别的操作时间和操作面积。

主权项

一种模糊识别器，其特征在于，包括模板匹配阵列、匹配度排序单元和地址编码器，其中：所述模板匹配阵列包括用于存储N个模板的N行特征匹配单元，且每一行特征匹配单元包括连接到同一匹配线并用于存储同一个模板的M个模糊特征的M×L个特征匹配单元，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，其中N、M，L为正整数；该模板匹配阵列包括用于连接时序控制电路的第一接口、用于连接隶属函数输入/输出电路的第二接口以及用于特征译码输入电路的第三接口；每一所述特征匹配单元包括：用于存储标准模式的一个模糊特征的一个特征位的存储单元以及匹配单元；所述匹配单元包括比较单元与电压控制型开关，且所述比较单元连接至所述存储单元及搜索线对，用于将所述存储单元存储的该特征位与由所述搜索线对输入的待识别模式的一个特征位进行比较；所述电压控制型开关连接至所述比较单元及匹配线并在所述比较单元的比较结果为匹配时不形成放电通道，保持所述匹配线的初始电平、在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电；所述匹配度排序单元通过N根信号线连接到地址编码器，并用于在匹配周期内根据模板匹配阵列的N行特征匹配单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。