一种双应变CMOS集成器件及制备方法

摘要

本发明公开了一种双应变CMOS集成器件及制备方法，在衬底上连续生长P型Si外延层、P型渐变SiGe层等作为NMOS结构材料层，刻蚀出PMOS有源区深槽，在槽中选择性外延生长N型Si层等作为PMOS有源区，在NMOS和PMOS之间制备深槽隔离；在衬底表面淀积SiO₂、Poly-Si，制备虚栅极，淀积SiO₂，制备侧墙，自对准N型离子注入形成NMOS和PMOS源漏；淀积SiO₂，刻蚀虚栅，淀积SiON栅介质层，淀积W-TiN复合栅，构成双应变CMOS集成电路；该方法充分利用了电子迁移率高的张应变Si和空穴迁移率高的压应变SiGe作为导电沟道，有效地提高了CMOS集成器件及电路的性能。

主权项

一种双应变CMOS器件的制备方法，所述双应变CMOS器件中NMOS导电沟道为应变Si材料，PMOS导电沟道为应变SiGe材料；NMOS沿沟道方向为张应变，PMOS沿沟道方向为压应变；PMOS器件采用量子阱结构；其特征在于，所述双应变CMOS器件的制备方法，包括如下步骤：第一步、选取掺杂浓度为1×10¹⁵～1×10¹⁶cm^‑3的p型Si衬底片；第二步、利用化学汽相淀积的方法，在600～750℃，在衬底上连续生长四层材料：第一层是厚度为200～400nm的P型Si缓冲层，掺杂浓度为5×10¹⁵～5×10¹⁶cm^‑3，第二层是厚度为1.5～2μm的P型SiGe渐变层，底部Ge组分是0％，顶部Ge组分是15～25％，掺杂浓度为5×10¹⁵～5×10¹⁶cm^‑3，第三层是Ge组分为15～25％，厚度为200～400nm的P型SiGe层，掺杂浓度为5×10¹⁵～5×10¹⁶cm^‑3，第四层是厚度为15～20nm的P型应变Si层，掺杂浓度为5×10¹⁵～5×10¹⁶cm^‑3，所述第四层作为NMOS的沟道，形成NMOS有源区；第三步、利用化学汽相淀积的方法，在600～800℃，在衬底表面淀积一层SiO₂，光刻PMOS有源区，利用干法刻蚀工艺，在PMOS有源区刻蚀出深度为1.92～2.82μm的深槽；然后在深槽中利用化学汽相淀积的方法，在600～750℃，选择性外延生长三层材料：第一层是厚度为1.9～2.8μm的N型弛豫Si层，掺杂浓度为1×10¹⁶～1×10¹⁷cm^‑3；第二层是厚度为12～15nm的N型应变SiGe层，掺杂浓度为5×10¹⁶cm^‑3，Ge组分为15～25％；第三层是厚度为3～5nm的本征弛豫Si层，形成PMOS有源区，利用湿法腐蚀，刻蚀掉表面的层SiO₂；第四步、利用化学汽相淀积的方法，在600～800℃，在衬底表面淀积一层SiO₂，光刻隔离区，利用干法刻蚀工艺，在隔离区刻蚀出深度为2.5～3.5μm的深槽，利用化学汽相淀积方法，在600～750℃，在衬底表面淀积一层SiO₂，将深槽内表面全部覆盖，再淀积一层SiN，同样将深槽内表面覆盖，最后淀积SiO₂将深槽内填满，用化学机械抛光方法除去多余的氧化层，形成深槽隔离；第五步、利用化学汽相淀积的方法，在600～800℃，在衬底表面淀积一层厚度为3～5nm的SiO₂，作为NMOS和PMOS的栅介质层，然后再利用化学汽相淀积方法，在600～800℃，在衬底表面淀积一层厚度为200～300nm的多晶硅，刻蚀多晶硅、SiO₂层，形成NMOS和PMOS的虚栅；第六步、光刻NMOS有源区，对NMOS进行N型离子注入，形成掺杂浓度为1×10¹⁸～5×10¹⁸cm^‑3的N型轻掺杂源漏结构；光刻PMOS有源区，对PMOS进行P型离子注入，形成掺杂浓度为1×10¹⁸～5×10¹⁸cm^‑3的P型轻掺杂源漏结构；第七步、利用化学汽相淀积的方法，在600～800℃，在衬底表面上淀积一层厚度为3～5nm的SiO₂，利用干法刻蚀，刻蚀衬底表面上的SiO₂，保留多晶硅侧壁部分，形成NMOS和PMOS栅电极侧墙；光刻NMOS有源区，对NMOS进行N型离子注入，自对准生成杂质浓度为5×10¹⁹～1×10²⁰cm^‑3的NMOS源漏区；光刻PMOS有源区，对PMOS进行P型离子注入，自对准生成杂质浓度为5×10¹⁹～1×10²⁰cm^‑3的PMOS源漏区；第八步、利用化学汽相淀积的方法，在600～800℃，在衬底表面淀积一层厚度为400～500nm的SiO₂层；利用化学机械抛光方法平整表面，再用干法刻蚀工艺刻蚀表面SiO₂至虚栅上表面，露出虚栅；湿法刻蚀虚栅，在栅电极处形成一个凹槽；利用化学汽相淀积的方法，在600～800℃，在衬底表面淀积一层SiON，厚度为1.5～5nm；利用物理气相沉积的方法，淀积W‑TiN复合栅，利用化学机械抛光方法去掉表面的金属，以W‑TiN复合栅作为化学机械抛光的终止层，从而形成NMOS和PMOS栅极；第九步、利用化学汽相淀积方法，在600～800℃，在衬底表面淀积SiO₂层，光刻引线窗口，在整个衬底上溅射一层金属合金，自对准形成金属硅化物，清洗表面多余的金属，淀积金属，光刻引线，形成漏极、源极和栅极金属引线，构成导电沟道为22～45nm的双应变CMOS器件；所述NMOS和PMOS沟道长度根据第五步中虚栅的长度来确定，为22～45nm；所述方法过程中的最高温度根据第二、三、四、五、七、八和九步中的化学汽相淀积工艺温度决定，最高温度≤800℃。