PLD烧写系统

摘要

本实用新型公开了一种PLD烧写系统，使用计算机并口作为PLD烧写接口，使用带三态输出的组合逻辑实现冲突信号的兼容，使用JTAG模式进行PLD器件烧写。对于计算机并口上非复用的针脚，直接赋予相应信号即可，对于计算机并口上复用但均作为输出的针脚，亦可采用同样方式；如果复用的针脚相对于计算机来说存在输入/输出两种状态，或均作为输入，增加三态控制，在空闲时将相应三态缓冲器的输出设置为高阻，这样便避免了不同PLD烧写时的相互影响。本实用新型的PLD烧写系统，仅使用一个计算机并口、一根并口线缆，同时增加部分简单的组合逻辑，即可实现多种不同厂商PLD器件的烧写，系统设计简单，成本低，易于与自动测试系统集成。

主权项

一种PLD烧写系统，其特征在于，包括计算机、组合逻辑电路、被测板卡；所述被测板卡，有多个PLD，每个PLD对应设置一JTAG接口；所述组合逻辑电路，包括一个或多个直通电路、多个三态缓冲器；所述直通电路，用于直接进行逻辑电平转换；所述三态缓冲器，当使能端有效时，进行正常逻辑状态输出，当使能端无效时，进入高阻状态；所述计算机的并口的非复用的针脚，通过一个直通电路接到被测板卡的一个PLD的JTAG接口的一个针脚；所述计算机的并口的复用的但仅用于输出的针脚，通过直通电路分别接到被测板卡的多个PLD的JTAG接口的相应针脚；所述计算机的并口的复用的而且用于输入及输出的针脚，或者复用的仅用于输入的针脚，通过多个三态缓冲器分别接到被测板卡的多个PLD的JTAG接口的相应针脚或地。