对总线进行加解扰的装置和方法、集成电路芯片

摘要

本发明涉及一种对总线进行加解扰的装置和方法、集成电路芯片。所述装置包括：加扰电路模块，输入端与地址总线和数据总线连接，输出端与存储设备连接，用于对接收自地址总线的地址和/或接收自数据总线的数据进行非线性变换加扰和/或线性变换加扰，将加扰后的地址和/或数据输出到存储设备；解扰电路模块，输入端经由地址总线和数据总线与存储设备连接，用于对接收自地址总线的地址和/或接收自数据总线的数据进行与非线性变换加扰对应的非线性逆变换解扰和/或与线性变换加扰对应的线性逆变换解扰。本发明可以实现对数据进行加解扰，加解扰的过程简单而且不需要密钥参与，在提高系统的安全可靠性的基础上不会明显降低系统性能。

主权项

一种对总线进行加解扰的装置，其特征在于，包括：加扰电路模块，输入端与地址总线和数据总线连接，输出端与存储设备连接，用于对接收自所述地址总线的地址和/或接收自所述数据总线的数据进行非线性变换加扰和/或线性变换加扰，将加扰后的地址和/或数据输出到所述存储设备；解扰电路模块，输入端经由地址总线和数据总线与所述存储设备连接，用于对接收自所述地址总线的地址和/或接收自所述数据总线的数据进行与所述非线性变换加扰对应的非线性逆变换解扰和/或与所述线性变换加扰对应的线性逆变换解扰。