发明名称 面向板级高速传输总线的多通道延迟斜偏纠正方法及装置
摘要 本发明公开了一种面向板级高速传输总线的多通道延迟斜偏纠正方法及装置,方法步骤如下:预先为每一个通道增加异步FIFO队列,每个时钟节拍监测队列出口的数据,当发现COM同步符则开始计数,判断在预设条件下是否在所有异步FIFO队列的队列头同时找到COM同步符,若同时找到则判定所有通道延迟偏斜纠正成功,移除所有通道对应的队列头位置的COM同步符,同步读取所有异步FIFO队列的数据;否则判定延迟偏斜纠正失败并进行重新偏斜纠正;装置包括多个异步FIFO队列和用于控制多个异步FIFO队列进行读、写和清空数据的延迟斜偏纠正控制模块。本发明具有延迟斜偏纠正延迟开销低、纠正快速高效、硬件资源占用低的优点。
申请公布号 CN104536924A 申请公布日期 2015.04.22
申请号 CN201410755221.X 申请日期 2014.12.11
申请人 中国人民解放军国防科学技术大学 发明人 周宏伟;邓让钰;李永进;晏小波;张英;杨乾明;冯权友;曾坤;戴泽福;王勇;窦强
分类号 G06F13/38(2006.01)I;G06F5/00(2006.01)I;G06F3/06(2006.01)I 主分类号 G06F13/38(2006.01)I
代理机构 湖南兆弘专利事务所 43008 代理人 赵洪;谭武艺
主权项 一种面向板级高速传输总线的多通道延迟斜偏纠正方法,其特征在于实施步骤如下:1)预先为板级高速传输总线的每一个通道增加一个用于对通道中接收到的数据进行时钟域转换的异步FIFO队列,所述异步FIFO队列的写入时钟为每个通道来自发送方的发送时钟,读取时钟为每个通道来自接收方的接收时钟,所述异步FIFO队列按照先入先出的顺序保存接收到的多个数据完成从发送时钟到接收时钟的时钟域转换;2)读取各个通道的异步FIFO队列的队列头数据,每个时钟节拍监测所有通道的异步FIFO队列的队列头数据是否是作为延迟斜偏标识的COM同步符,当在任何一个通道的异步FIFO的队列头发现COM同步符,则从该COM同步符开始时钟周期计数,如果在小于或等于配置最大值的时钟周期计数时间内能够在所有异步FIFO队列的队列头找到COM同步符,则判定所有通道延迟偏斜纠正成功,移除所有通道对应的异步FIFO队列的队列头位置的COM同步符,之后同步读取所有异步FIFO队列的数据;否则进行同步超时次数计数,如果同步超时次数的值尚未超过设定阈值,则清空所有通道对应的异步FIFO队列并跳转执行步骤2)重新进行延迟纠正,否则如果同步超时次数超过设定阈值则判定延迟偏斜纠正失败。
地址 410073 湖南省长沙市德雅路109号中国人民解放军国防科学技术大学计算机学院