一种基于DSP的低速语音编解码模块

摘要

本实用新型涉及了一种基于DSP的低速语音编解码模块，包括AD/DA单元，DSP处理单元，FLASH存储器，发音频调理单元，收音频调理单元，FPGA辅助处理单元，时钟单元及电源处理单元，DSP处理单元与FPGA辅助处理单元之间通过异步EMIF进行连接，DSP处理单元与AD/DA单元之间通过McBsp连接。本实用新型在较小的外形尺寸下具备较高性能的DSP处理单元、音频AD/DA单元，由FPGA辅助处理单元负责对外接口，提高了语音信号处理能力，具备良好的可靠性和灵活性，可满足多种速率的语音编解码算法处理及实现。

主权项

本实用新型一种基于DSP的低速语音编解码模块，包括DSP处理单元、AD/DA单元，FPGA辅助处理单元、FLASH存储器，其特征在于，还包括收发音频调理单元，DSP处理单元与FPGA辅助处理单元的外部时钟及模块的电源处理单元，模块尺寸为60mm×40mm×6mm。