| 发明名称 |
具有错误修正解码器可以减少延迟并增加产率的记忆系统 |
| 摘要 |
|
| 申请公布号 |
TWI482167 |
申请公布日期 |
2015.04.21 |
| 申请号 |
TW097131216 |
申请日期 |
2008.08.15 |
| 申请人 |
三星电子股份有限公司 |
发明人 |
赵南泌;孔骏镇;尹灿湖;蔡东赫;赵庆来 |
| 分类号 |
G11C29/14;G11C29/42;G11C16/00 |
主分类号 |
G11C29/14 |
| 代理机构 |
|
代理人 |
詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1 |
| 主权项 |
一种记忆系统，包括：记忆控制器，包括错误修正解码器，所述错误修正解码器包括：解多工器，适用以接收资料并将所述资料多路分解为第一组资料和第二组资料；第一缓冲记忆体和第二缓冲记忆体，用以分别储存所述第一组资料和第二组资料，错误检测器；错误修正器；以及多工器，适用以多路传输所述第一组资料和第二组资料并且将所述经多路传输的资料提供至所述错误修正器，其中当所述错误修正器修正所述第一组资料中的错误时，所述错误检测器检测所述第二组资料中的错误，所述第二组资料储存于所述第二缓冲记忆体中。 |
| 地址 |
南韩 |
