发明名称 用于稳定界面后蚀刻以尽量减少下一处理步骤前伫列时间问题的方法;METHODS FOR STABILIZING AN INTERFACE POST ETCH TO MINIMIZE QUEUE TIME ISSUES BEFORE NEXT PROCESSING STEP
摘要 本发明提供用于使用低温蚀刻制程以及后续界面保护层沉积制程来蚀刻介电质阻障层之方法。在一个实施例中,用于蚀刻安置于基板上之介电质阻障层之方法包括以下步骤:将基板转移至蚀刻处理腔室中,该基板具有安置于该基板上之介电质阻障层;对介电质阻障层执行处理制程;在供应至蚀刻处理腔室中之蚀刻气体混合物中以远端方式产生电浆,以蚀刻安置于基板上之已处理介电质阻障层;电浆退火介电质阻障层以自基板移除介电质阻障层;以及在自基板移除介电质阻障之后形成界面保护层。
申请公布号 TW201515103 申请公布日期 2015.04.16
申请号 TW103128122 申请日期 2014.08.15
申请人 应用材料股份有限公司 APPLIED MATERIALS, INC. 发明人 奈马尼史林尼法斯D NEMANI, SRINIVAS D.;古柏罗吉帕布朗 GOPALRAJA, PRABURAM;越泽武仁 KOSHIZAWA, TAKEHITO
分类号 H01L21/311(2006.01) 主分类号 H01L21/311(2006.01)
代理机构 代理人 蔡坤财李世章
主权项
地址 美国 US