Phasenänderungsspeicherbauelement mit Pull-Down-Transistormitteln

摘要

Phasenänderungsspeicherbauelement mit–einem Phasenänderungsspeicherzellenfeld, das wenigstens einen ersten Speicherblock (BLK0), der eine Mehrzahl von Phasenänderungsspeicherzellen (Cp) beinhaltet, die jeweils zwischen je eine von einer Mehrzahl von Bitleitungen (BL0 bis BLn) und eine erste Wortleitung (WL0) eingeschleift sind, und einen zweiten Speicherblock (BLK1), der eine Mehrzahl von Phasenänderungsspeicherzellen (Cp) aufweist, die jeweils zwischen je eine der Mehrzahl von Bitleitungen und eine zweite Wortleitung (WL1) eingeschleift sind, sowie wenigstens einen ersten und wenigstens einen zweiten Pull-Down-Transistor (MN0 bis MN14) umfasst, die zwischen dem ersten und dem zweiten Speicherblock angeordnet sind und einen Spannungspegel der ersten beziehungsweise der zweiten Wortleitung herunterziehen und sich einen Knoten (N1 bis N4) teilen, und–einem Zeilentreiber (15_1 bis 15_4), der seitlich von dem ersten und dem zweiten Speicherblock sowie dem ersten und zweiten Pull-Down-Transistor angeordnet ist und einen ersten und einen zweiten Pull-Up-Transistor (MP0, MP1) beinhaltet, die dafür ausgelegt sind, den Spannungspegel von jeder der ersten und der zweiten Wortleitung heraufzuziehen.