| 主权项 |
一种基于FPGA的非安装型存储器测试装置，其包括：处理器部(100)，其作为在FPGA内部构成的微处理器，执行对根联合体以下PCIe总线树的装置的列举和构形，制作用于测试的场景，设定设备驱动部(200)，以便进行测试；设备驱动部(200)，其作为基于所述处理器部(100)制作的测试场景，生成用于存储装置的高级技术附件命令的模块，与包括管理存储装置的高级主控接口的主机总线适配器进行通讯；数据引擎部(300)，其生成用于测试的模式数据，从系统存储器访问用户存储的数据，来进行测试；系统内存接口部(400)，其接收进程所需的数据，以便所述处理器部(100)和数据引擎部(300)访问内存部(1100)而能够进行测试，并存储测试结果；监控部(500)，其在发生测试不良时，监控PCIe处理层的数据包并储存；直接内存存取驱动/地址转换部(600)，若所述设备驱动部(200)对场景进行译码，并通过PCIe总线向主机总线适配器传达命令,则所有数据流执行成为主机总线适配器主令的直接内存存取动作，向包括设备驱动部(200)的根联合体发送内存读取请求；信息输入输出部(700)，所述直接内存存取驱动/地址转换部(600)的解读结果，在传达至Bus ConRC的TLP为信息的情况下，将其传达给数据引擎部(300)和设备驱动部(200)；PCIe IP部(800)，其为PCI Express逻辑的SW IP；开关部(900)，其与所述PCIe IP部(800)连接，构成被测设备部(1000)；被测设备部(1000)，其作为被测装置，是包括主机总线适配器，与PCIe直接连接的存储器；内存部(1100)，其存储用于测试的数据，存储测试期间生成的记录。 |
