微处理器及使用指令循环高速缓存的方法

摘要

本发明提供一种微处理器及使用指令循环高速缓存的方法，其包括处理器核心以及指令循环高速缓存。处理器核心提供指令流的提取地址，提取地址包括标签及索引。指令循环高速缓存自处理器核心接收提取地址。指令循环高速缓存包括高速缓存阵列以及标签存储器。高速缓存阵列存储多个高速缓存条目。各高速缓存条目包括标签识别码。高速缓存阵列输出提取地址中索引所对应的高速缓存条目的标签识别码。标签存储器存储多个标签值并输出高速缓存阵列输出的标签识别码所对应的标签值。指令循环高速缓存基于提取地址的标签与标签存储器输出的标签值之间的按比特比较，而决定高速缓存命中或高速缓存未中是否发生。

主权项

一种微处理器，其特征在于，包括：处理器核心，提供指令流的提取地址，其中该指令流包括一或多个指令，且其中该提取地址包括标签及索引；以及指令循环高速缓存，自该处理器核心接收该提取地址，包括：高速缓存阵列，耦接至该处理器核心，存储第一预定数量个高速缓存条目，其中每一上述高速缓存条目包括标签识别码，且其中该高速缓存阵列输出该提取地址中该索引所对应的该高速缓存条目的该标签识别码；以及标签存储器，耦接至该处理器核心以及该高速缓存阵列，经配置用以存储第二预定数量个标签值并输出该高速缓存阵列输出的该标签识别码所对应的该标签值，其中该指令循环高速缓存基于该提取地址的该标签与该标签存储器输出的该标签值之间的按比特比较，而决定高速缓存命中或高速缓存未中是否发生。