碳化硅半导体器件及其制造方法

摘要

具有第一导电类型的杂质的碳化硅衬底(39)的第一部分(31a)布置得比第一深度位置深。第二部分(31b)布置为从第一深度位置延伸到比第一深度位置浅的第二深度位置。第三部分(31c)布置为从第二深度位置延伸到主表面(P2)。第二部分(31b)具有比第一部分(31a)的第一杂质浓度高的第二杂质浓度。第三部分(31c)具有不小于第一杂质浓度且小于第二杂质浓度的第三杂质浓度。具有第二导电类型的杂质的体区(32)在比第一深度位置浅的且比第二深度位置深的深度位置处具有杂质浓度峰值。

主权项

一种碳化硅半导体器件，包括：碳化硅衬底，所述碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面，并且具有用于提供第一导电类型的杂质，所述碳化硅衬底包括第一部分、第二部分和第三部分，所述第一部分基于作为参考的所述第二主表面布置得比第一深度位置深，所述第二部分布置为从所述第一深度位置延伸到比所述第一深度位置浅的第二深度位置，所述第三部分布置为从所述第二深度位置延伸到所述第二主表面，所述第一至第三部分分别具有第一至第三杂质浓度，所述第二杂质浓度比所述第一杂质浓度高，所述第三杂质浓度不小于所述第一杂质浓度但小于所述第二杂质浓度；体区，所述体区提供在所述碳化硅衬底的所述第二主表面的一部分上，并且具有用于提供第二导电类型的杂质，所述体区在比所述第一深度位置浅并且比所述第二深度位置深的深度位置处具有用于提供第二导电类型的所述杂质的浓度峰值；源区，所述源区提供在所述体区的一部分上，并且具有所述第一导电类型；栅绝缘膜，所述栅绝缘膜提供在所述体区上，以使在所述碳化硅衬底中具有所述第一导电类型的部分与所述源区相互连接；栅电极，所述栅电极提供在所述栅绝缘膜上；第一主电极，所述第一主电极提供在所述碳化硅衬底的所述第一主表面上；和第二主电极，所述第二主电极与所述源区相接触。