| 摘要 |
<p>비동기 샘플링된 디지털 데이터를 포함하는 수신된 아날로그 신호의 타이밍 복구를 위해 사이클 슬립 검출을 위한 방법 및 장치가 추천된다. 더 구체적으로는, 보간된 타이밍 복구, 향상된 사이클 슬립 검출, 및 상기 사이클 슬립 검출에 기초한 향상된 사이클 슬립 정정이라고 알려진 기술을 사용하여 타이밍 복구 제어 루프의 완전히 디지털 구현예가 추천된다. 이 방법은 타이밍 복구를 위해 제어 루프에서 루프 필터의 출력 신호를 사용하는 단계, 상기 필터링된 타이밍 에러 신호로부터 평균 타이밍 에러 값들을 발생시키는 단계, 및 제 1 임계값을 초과하는 샘플들의 인접 블록들에서 평균 타이밍 에러 값들의 변화량을 누적하는 단계를 포함한다. 이후 제 2 임계값을 초과하는 인접 블록들의 누적된 평균 타이밍 에러 변화량이 사이클 슬립으로서 선언되고, 사이클 슬립들의 개수가 허용 임계값인 제 3 임계값에 의해 결정된다. 더 나아가, 샘플 삽입 또는 샘플 삭제를 위해 FIFO(first-in, first out) 메모리가 제공되고, 이는 신뢰도가 증가한 샘플 영역에서 샘플 삽입 또는 샘플 삭제가 일어남을 의미하며, 잡음에 대한 증가된 내성과, 또한 주파수 오프셋들을 지닌 시스템들에 관한 적응성인, 부적절하게 선택된 타이밍 루프 파라미터들로 인해, 사이클 슬립 검출을 위한 향상된 방법이 추천된다. 높은 부호간(intersymbol) 간섭, 낮은 신호대 잡음비, 및 예컨대 고밀도 데이터 저장 매체를 읽음으로써 제공된 또는 이동 전화기에 의해 수신된 것과 같은 주파수 오프셋을 가지는 신호들의 타이밍 복구를 위해, 본 발명의 방법과 대응하는 장치가 적용 가능하다.</p> |
