Verfahren zur Übertragung von Registerinhalten eines CT-Detektors mit hierarchischer Hardware-Struktur und CT-Detektor eines CT-Systems

摘要

Verfahren zur Übertragung von Registerinhalten eines CT-Detektors (5) mit hierarchischer Hardware-Struktur zwischen einer zentralen Steuerung (10) und damit verbundener Hardwarekomponenten mit jeweils mindestens einem FPGA (5.1; 5.2.1–5.2.n) genannten frei programmierbaren Bausteinen, wobei die FPGAs (5.1; 5.2.1–5.2.n) in mindestens zwei Hierarchiestufen (I, II) unterteilt sind und zyklisch während fortlaufend stattfindender Readings des CT-Detektors (5) Schreib- und Auslesevorgänge von Registerinhalten über eine Hierarchiestufe hinaus ausgeführt werden und asynchron zu den Readings Schreib- und Auslesebefehle zwischen der zentralen Steuerung (10) und der ersten Hierarchiestufe (I) der FPGAs (5.1; 5.2.1–5.2.n) ausgeführt werden, dadurch gekennzeichnet, dass: 1.1. die erste Hierarchiestufe (I) durch eine Kontrolleinheit (5.1) gebildet wird, die eine Registertabelle (5.1.1) für die ausgelesenen Registerinhalte von hierarchisch tiefer liegenden FPGAs (5.2.1–5.2.n) und einen Registerspeicher (5.1.2) für zu schreibende Registerinhalte enthält, 1.2. mit jedem neuen Reading die während des jeweils vorhergehenden Readings von der zentralen Steuerung (10) an der Kontrolleinheit (5.1) eingegangenen neuen Registerinhalte für hierarchisch darunter liegende FPGAs (5.2.1–5.2.n) an die nächste Hierarchiestufe (II) weitergeleitet werden, 1.3. mit jedem neuen Reading die Registerinhalte aller hierarchisch tiefer liegenden FPGAs (5.2.1–5.2.n) neu in die Registertabelle (5.1.1) der Kontrolleinheit (5.1) eingetragen werden, und 1.4. im Falle eines von der zentralen Steuerung (10) asynchron übermittelten Auslesebefehls die Registerinhalte ausschließlich aus der Registertabelle (5.1.1) ausgelesen werden.