| 发明名称 | 宽带隙半导体器件及其制造方法 | ||
| 摘要 | 一种宽带隙半导体器件(1)，包括衬底(10)和肖特基电极(4)。衬底(10)由具有主面(10a)的宽带隙半导体材料形成并包括第一导电类型区(17)和第二导电类型区(15)。肖特基电极(4)邻接衬底(10)的主面(10a)布置。在衬底(10)处，形成具有与主面(10a)接续的侧面(10b)以及与侧面(10b)接续的底部(10c)的沟槽。肖特基电极(4)在沟槽的侧面(10b)以及主面(10a)处邻接第一导电类型区(17)，且在沟槽的底部(10c)处邻接第二导电类型区(15)。沟槽的侧面(10b)相对于衬底(10)的主面(10a)倾斜。因此，提供能缓解肖特基电极(4)和衬底(10)之间的界面处的电场的宽带隙半导体器件(1)以及制造宽带隙半导体器件(1)的方法。 | ||
| 申请公布号 | CN104508824A | 申请公布日期 | 2015.04.08 |
| 申请号 | CN201380040316.7 | 申请日期 | 2013.07.09 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 和田圭司;增田健良;日吉透 |
| 分类号 | H01L29/47(2006.01)I;H01L29/872(2006.01)I | 主分类号 | H01L29/47(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李兰;孙志湧 |
| 主权项 | 一种宽带隙半导体器件，包括：衬底，所述衬底由宽带隙半导体材料形成，具有主面，并且包括第一导电类型区和第二导电类型区，以及邻接所述衬底的所述主面布置的肖特基电极，所述衬底具有形成的沟槽，所述沟槽包括与所述主面接续的侧面以及与所述侧面接续的底部，所述肖特基电极在所述沟槽的所述侧面以及所述主面处邻接所述第一导电类型区，并且在所述沟槽的所述底部处邻接所述第二导电类型区，所述沟槽的所述侧面相对于所述衬底的所述主面倾斜。 | ||
| 地址 | 日本大阪府大阪市 | ||