发明名称 |
其各个部分以不同取样速率进行操作的数字锁相环路 |
摘要 |
一种数字锁相环路DPLL包含时间-数字转换器TDC,所述TDC接收数控振荡器(DCO)输出信号和参考时钟且输出第一数字值流。所述TDC以高速率计时。下取样电路将所述第一流转换成第二流。所述第二流被供应到所述DPLL的相位检测求和器,使得所述DPLL的控制部分可以较低速率进行切换以减少功率消耗。所述DPLL因此被称为多速率DPLL。由所述控制部分输出的第三数字调谐字流被上取样,然后被供应到所述DCO,使得可以较高速率对所述DCO计时。在接收器应用中,不执行上取样,且以所述较低速率对所述DCO计时。 |
申请公布号 |
CN102449911B |
申请公布日期 |
2015.04.08 |
申请号 |
CN201080024097.X |
申请日期 |
2010.06.04 |
申请人 |
高通股份有限公司 |
发明人 |
加里·约翰·巴兰坦;耿吉峰;丹尼尔·F·菲利波维奇 |
分类号 |
H03L7/08(2006.01)I;H03C3/09(2006.01)I |
主分类号 |
H03L7/08(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
宋献涛 |
主权项 |
一种数字锁相环路DPLL,其包含:上取样电路,其接收初始数字调谐字流且输出经上取样的数字调谐字流;数控振荡器DCO,其接收所述经上取样的数字调谐字流且输出振荡的DCO输出信号,其中所述DCO输出信号具有一频率,其中所述DCO输出信号的所述频率在离散时间处改变,且其中所述离散时间以第一频率出现;反馈相位电路,其接收所述DCO输出信号,且其输出第一反馈相位数字值流;相位检测求和器,其接收所述第一反馈相位数字值流,且接收第二调制信号相位数字值流,且其输出第三相位误差数字值流,其中所述第三相位误差数字值流的所述相位误差数字值以第二频率由所述相位检测求和器输出,且其中所述第二频率小于所述第一频率;以及低通滤波器,其接收所述第三相位误差数字值流,且其输出第四经滤波相位误差数字值流;其中所述反馈相位电路包含:时间‑数字转换器TDC,其接收所述DCO输出信号;以及下取样电路,其从所述TDC接收数字值流,且将所述第一反馈相位数字值流输出到所述相位检测求和器。 |
地址 |
美国加利福尼亚州 |