发明名称 | 多核微处理器及其除错方法 | ||
摘要 | 一种微处理器,包括:多个接脚,耦接微处理器至耦接一芯片组的一双向处理器总线;一芯片,具有多个核心,每一核心具有一总线接口分别耦接核心的多个输入端与多个输出端至处理器总线的对应的多个双向线;以及一旁路总线,配置在芯片上,用以使芯片的至少一第一与一第二互补核心旁路处理器总线而直接互相通讯,旁路总线提供对应于多个处理器总线的多个总线;其中旁路总线不会将讯号传送至芯片的外部、驱动处理器总线上的讯号至芯片组或接收来自处理器总线的芯片组驱动的讯号。 | ||
申请公布号 | CN104503941A | 申请公布日期 | 2015.04.08 |
申请号 | CN201410814245.8 | 申请日期 | 2011.12.22 |
申请人 | 威盛电子股份有限公司 | 发明人 | 达鲁斯.D.嘉斯金斯 |
分类号 | G06F13/40(2006.01)I | 主分类号 | G06F13/40(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 侯广 |
主权项 | 一种微处理器,包括:多个接脚,耦接上述微处理器至耦接一芯片组的一双向处理器总线;一芯片,具有多个核心,每一核心具有一总线接口分别耦接上述核心的多个输入端与多个输出端至上述处理器总线的对应的多个双向线;以及一旁路总线,配置在上述芯片上,用以使上述芯片的至少一第一与一第二互补核心旁路上述处理器总线而直接互相通讯,上述旁路总线提供对应于多个处理器总线的多个总线;其中上述旁路总线不会将讯号传送至上述芯片的外部、驱动上述处理器总线上的讯号至上述芯片组或接收来自上述处理器总线的芯片组驱动的讯号,其中当上述第一核心在上述处理器总线上驱动多个第一数值至上述芯片组时,上述第二核心的总线接口使得上述第二核心直接从上述旁路总线监测上述第一核心所驱动的上述第一数值,而非从上述处理器总线,其中当上述第二核心在上述处理器总线驱动多个第二数值至上述芯片组时,上述第一核心的总线接口使得上述第一核心直接从上述旁路总线监测上述第二核心驱动的上述第二数值,而非从上述处理器总线。 | ||
地址 | 中国台湾新北市 |