发明名称 INSTRUCTION SET FOR SHA1 ROUND PROCESSING ON 128-BIT DATA PATHS
摘要 일 실시예에 따라, 프로세서가 SHA1 해시 알고리즘을 처리하기 위해 제1 명령어를 수신하기 위한 명령어 디코더 - 제1 명령어는 제1 피연산자, 제2 피연산자, 및 제3 피연산자를 가지고, 제1 피연산자는 4개의 SHA 상태를 저장하는 제1 저장 로케이션을 특정하고, 제2 피연산자는 제5 SHA1 상태와 조합되는 복수의 SHA1 메시지 입력들을 저장하는 제2 저장 로케이션을 특정함- 를 포함한다. 프로세서는 명령어 디코더에 결합되는 실행 유닛 -상기 실행 유닛은, 제1 명령어에 응답하여, 제3 피연산자에 특정되는 조합 로직 함수를 이용하여, 제1 및 제2 피연산자들로부터 획득되는 메시지 입력들 및 SHA1 상태들에 대해 SHA1 라운드 연산들 중 적어도 4회 라운드를 수행함- 을 더 포함한다.
申请公布号 KR20150038377(A) 申请公布日期 2015.04.08
申请号 KR20157004970 申请日期 2013.06.14
申请人 인텔 코포레이션 发明人 월리치, 길버트 엠.;얍, 커크 에스.;고팔, 비노드흐;걸리, 션 엠.;길포드, 제임스 디.
分类号 G06F9/30;G06F9/38;G06F12/00;H04L9/06 主分类号 G06F9/30
代理机构 代理人
主权项
地址