EPITAXIAL BUFFER LAYERS FOR GROUP III-N TRANSISTORS ON SILICON SUBSTRATES

摘要

실시예들은, 실리콘 기판들 등 비-III-N 기판들 위에 성장된 III-N 디바이스 층들에 결함 밀도들이 감소된 에피택셜 반도체 스택들을 포함한다. 실시예들에서, 변성 버퍼는 상부 GaN 디바이스층들에 격자 정합된 AlInN층을 포함하여, 열 부정합 유도된 결함들의 감소시킨다. 이러한 결정성 에피택셜 반도체 스택들은, 예를 들어, HEMT 또는 LED 제조용 디바이스층들일 수 있다. 고 전압 및/또는 고 전력 회로들을 구현하기 위해 높은 Ft 및 또한 충분히 높은 항복 전압(BV)을 달성할 수 있는 III족-질화물(III-N)에 기초하는 트랜지스터 기술을 사용하여 RFIC를 PMIC와 집적화하는 SoC(System on Chip) 솔루션들이 실리콘 기판의 제1 영역에서 반도체 스택들 상에 제공될 수 있는 한편, 실리콘-기반 CMOS 회로는 기판의 제2 영역에 제공된다.