发明名称 带有集成二极管的自对准沟槽MOSFET
摘要 本发明带有集成二极管的自对准沟槽MOSFET利用自对准方式,可以制备带有集成二极管的晶体管器件。这种器件包括一个掺杂的半导体衬底,具有一个或多个电绝缘的栅极电极,形成在衬底中的沟槽中。一个或多个本体区形成在每个栅极沟槽附近的那部分衬底中。一个或多个源极区以自对准的方式,形成在每个栅极沟槽附近的本体区顶部。一个或多个厚绝缘物部分形成在栅极电极上方,栅极电极在衬底的顶面上,带有相邻的厚绝缘物部分之间的间距。金属形成在厚绝缘物部分上方的衬底上方。金属穿过厚绝缘物部分之间的间距,构成到衬底的自对准接头。集成二极管形成在自对准接头下方。
申请公布号 CN102544100B 申请公布日期 2015.04.08
申请号 CN201110321517.7 申请日期 2011.10.12
申请人 万国半导体股份有限公司 发明人 雷燮光;安荷·叭剌
分类号 H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 上海信好专利代理事务所(普通合伙) 31249 代理人 张静洁;徐雯琼
主权项 一种用于制备半导体器件的方法,其特征在于,包括:a)在半导体衬底上制备一个硬掩膜结构;b)在硬掩膜结构中形成开口;c)在硬掩膜结构中开口的侧壁上形成垫片;d)通过刻蚀衬底的裸露区域,形成栅极沟槽,其中垫片确定栅极沟槽的侧壁;e)在栅极沟槽的侧壁上,制备栅极绝缘物;f)用第一导电材料填充栅极沟槽,回刻第一导电材料,以形成第一导电区,其中导电材料区的顶面凹陷在衬底的顶面下方;g)在c)之前,制备一个或多个源极区以及一个或多个本体区,其中本体区形成在衬底顶部的所选区域,源极区形成在本体区的顶部;并且h)在第一导电材料区上方,制备一个厚绝缘层,所述的厚绝缘层向上展伸至垫片;并且i)将所述的厚绝缘层作为刻蚀掩膜,除去硬掩膜结构,使硬掩膜结构下方的半导体衬底裸露出来。
地址 美国加利福尼亚桑尼维尔奥克米德公园道475号