| 摘要 |
본 발명은 게르마늄 층(30)과, 상기 게르마늄 층 상에 형성된 질화 산화 알루미늄 막(32)을 구비하고, 상기 질화 산화 알루미늄 막의 EOT가 2nm 이하이고, 상기 질화 산화 알루미늄 막 상에 금속 막으로서 Au를 형성했을 때의 상기 금속 막의 상기 게르마늄 층에 대한 전압을 반전 영역측에 0.5V 인가했을 때의 상기 게르마늄 층과 상기 금속 막의 주파수가 1MHz에 있어서의 용량 값을 Cit, 축적 영역에 있어서의 상기 게르마늄 층과 상기 금속 막의 용량 값을 Cacc라고 했을 때, Cit/Cacc는 0.4 이하인 반도체 구조에 관한 것이다. |
