发明名称 |
一读一写存储器、多读多写存储器及其读写方法 |
摘要 |
本发明揭示了一种一读一写存储器、多读多写存储器及其读写方法,1R1W存储器包括(1+N)个1RW存储器、状态存储单元和控制逻辑,1R1W存储器的目标深度为x,(N+1)个1RW存储器的地址中有x/N个地址存储的是无效数据,这x/N个地址分布在(N+1)个1RW存储器中;nRmW存储器包括n*(N+m-1)个1R1W存储器和一状态存储单元,状态存储单元用于记录并更新1R1W存储器或nRmW存储器的每个读地址或者写地址对应的数据存储状态,控制逻辑用于控制一读一写存储器的读写操作。本发明实现的1R1W和nRmW存储器相比现有技术,芯片面积进一步减小,功耗进一步降低,时序也比较好收敛,从而降低芯片成本,提高芯片竞争力。 |
申请公布号 |
CN104484129A |
申请公布日期 |
2015.04.01 |
申请号 |
CN201410733974.0 |
申请日期 |
2014.12.05 |
申请人 |
盛科网络(苏州)有限公司 |
发明人 |
许俊;夏杰;段光生 |
分类号 |
G06F3/06(2006.01)I |
主分类号 |
G06F3/06(2006.01)I |
代理机构 |
苏州慧通知识产权代理事务所(普通合伙) 32239 |
代理人 |
安纪平 |
主权项 |
一种一读一写存储器,所述一读一写存储器的目标深度为x,x为大于0的整数,其特征在于:包括(1+N)个一读或一写存储器、状态存储单元和控制逻辑,N为大于等于2的偶数,并且满足目标深度除以N为整数,每个所述一读或一写存储器的深度为所述目标深度x的1/N,(N+1)个所述1RW存储器具有x*(N+1)/N个地址,其中x个地址存的是有效数据,x/N个地址存储的是无效数据,且所述x/N个地址分布在(N+1)个所述1RW存储器中,所述状态存储单元用于记录并更新每个读地址或者写地址对应的数据存储状态,所述控制逻辑用于控制所述一读一写存储器的读写操作。 |
地址 |
215021 江苏省苏州市工业园区星汉街5号(腾飞工业坊)B幢4楼13/16单元 |