发明名称 NMOS晶体管的制造方法
摘要 本发明涉及一种NMOS晶体管的制造方法,该种方法包括以下步骤,提供半导体衬底,所述半导体衬底上具有包括栅介质层和伪栅极层的栅堆叠;在栅堆叠两侧的半导体衬底上掺杂N型离子,形成源极轻掺杂和漏极轻掺杂区;在栅堆叠侧壁形成侧墙,在源极区、漏极区选择性外延SiC层,从而对NMOS晶体管的沟道区施加拉应力;在栅堆叠两侧的半导体衬底上掺杂N型离子,形成源极重掺杂和漏极重掺杂区;移除所述伪栅极层。本发明的优点是选择性外延SiC层能够对NMOS晶体管的沟道区施加拉应力,并且移除伪栅极层后使得沟道内的拉应力进一步增强,载流子迁移率增大。
申请公布号 CN103000522B 申请公布日期 2015.04.01
申请号 CN201110270175.0 申请日期 2011.09.13
申请人 中芯国际集成电路制造(上海)有限公司 发明人 涂火金
分类号 H01L21/336(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 屈蘅;李时云
主权项 一种NMOS晶体管的制造方法,其特征在于,包括:提供半导体衬底,所述半导体衬底上具有包括栅介质层和伪栅极层的栅堆叠,所述伪栅极层包括至少两层不同材料;在栅堆叠两侧的半导体衬底中掺杂N型离子,形成源极轻掺杂区和漏极轻掺杂区;在栅堆叠侧壁上形成侧墙;在源极区、漏极区选择性外延SiC层;在栅堆叠两侧的半导体衬底中掺杂N型离子,形成源极重掺杂区和漏极重掺杂区;移除所述伪栅极层;所述伪栅极层包括单层的单晶硅或多晶硅和至少一层SiC,所述单层的单晶硅或多晶硅的厚度为5nm‑30nm,所述至少一层SiC的厚度为10nm‑90nm,所述至少一层SiC中C的含量为0.1%‑10%;所述伪栅极层包括多层SiC,且各层SiC中的C含量为相同值或呈梯度值。
地址 201203 上海市浦东新区张江路18号