主权项 |
一种基于FPGA实现的GOST加解密设备,其特征在于,包括电源电路、FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路;所述FPGA芯片分别与片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路双向连接,时钟电路与FPGA芯片连接,第一UART串口电路和第二UART串口电路分别与外部设备双向连接; FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路分别与电源电路相连接;所述的FPGA芯片内部包括PLL时钟管理模块、自环检测模块、数据成帧解帧模块、UART串口协议模块、数据帧结构设置模块、GOST加密模块、GOST解密模块、EEPROM芯片控制模块以及密钥和S盒处理模块;其中数据成帧解帧模块分别与自环检测模块、UART串口协议模块、GOST加密模块、GOST解密模块及数据帧结构设置模块相连接,UART串口协议模块分别与数据帧结构设置模块及密钥和S盒处理模块相连接,密钥和S盒处理模块分别与EEPROM芯片控制模块及GOST加密模块相连接,EEPROM芯片控制模块与数据帧结构设置模块相连接,GOST加密模块与GOST解密模块相连接。 |