发明名称 |
半导体器件及形成方法、VDMOS晶体管及形成方法 |
摘要 |
一种半导体器件及其形成方法、VDMOS晶体管及形成方法。其中半导体器件的形成方法,包括如下步骤:提供半导体衬底,所述半导体衬底包括核心器件区和边缘区,所述半导体衬底上形成有外延层;在所述外延层上依次形成栅介质层和多晶硅层;刻蚀多晶硅层和栅介质层至露出所述外延层,形成多晶硅栅极,靠近边缘区的多晶硅栅极宽度最小;以所述多晶硅栅极为掩膜,对半导体衬底进行离子注入,在多晶硅栅极之间的外延层内形成阱区,所述相邻两阱区之间的距离为结距,所述最靠近边缘区的结距最短。本发明所述半导体器件结构及其形成方法、VDMOS晶体管及形成方法可以有效防止击穿电压发生在次边缘的阱区上,从而提高整个半导体器件的耐压能力。 |
申请公布号 |
CN102184894B |
申请公布日期 |
2015.04.01 |
申请号 |
CN201110103208.2 |
申请日期 |
2011.04.22 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
苟鸿雁 |
分类号 |
H01L21/8234(2006.01)I;H01L27/088(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/8234(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种半导体器件的形成方法,其特征在于,包括如下步骤:提供半导体衬底,所述半导体衬底包括核心器件区和边缘区,所述半导体衬底上形成有外延层;在所述外延层上依次形成栅介质层和多晶硅层;刻蚀多晶硅层和栅介质层至露出所述外延层,形成多晶硅栅极,靠近边缘区的多晶硅栅极宽度最小;以所述多晶硅栅极为掩膜,对外延层进行离子注入,在多晶硅栅极之间的外延层内形成阱区,相邻两阱区之间的距离为结距,最靠近边缘区的结距最短。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |