串联型多相相位累加器

摘要

本发明公开了一种串联型多相相位累加器, 该多相相位累加器包括1个相位累加器、N-1个相位加法器、N个D触发器阵列、N-2个1级D触发器阵列，1个流水线D触发器阵列；第一相位加法器至第N-1相位加法器与相位累加器依次串联；所述相位累加器和N-1个相位加法器分别连接N个D触发器阵列中一个对应的D触发器阵列；所述流水线D触发器阵列用于接收频率控制字；所述N-2个1级D触发器阵列与流水线D触发器阵列依次串联；所述流水线D触发器阵列的输出与第一相位加法器相连；所述N-2个1级D触发器阵列的输出依次与第二相位加法器相连至第N-1相位加法器对应连接。本发明改变了传统分相存储相位累加器的设计，能够有效地降低资源占用率。

主权项

一种串联型多相相位累加器 ，其特征在于，包括1个相位累加器、N‑1个相位加法器、N个D触发器阵列、N‑2个1级D触发器阵列，1个流水线D触发器阵列；N的取值为大于等于4的2的任意幂；其中，所述相位累加器用于接收N倍频率控制字；第一相位加法器至第N‑1相位加法器与相位累加器依次串联；所述相位累加器和N‑1个相位加法器分别连接N个D触发器阵列中一个对应的D触发器阵列；所述流水线D触发器阵列用于接收频率控制字；所述N‑2个1级D触发器阵列与流水线D触发器阵列依次串联；所述流水线D触发器阵列的输出与第一相位加法器相连；所述N‑2个1级D触发器阵列的输出依次与第二相位加法器相连至第N‑1相位加法器对应连接。