发明名称 |
半导体器件及其形成方法 |
摘要 |
一种半导体器件及其形成方法,其中半导体器件,包括:衬底,位于衬底上的第一层间介质层,位于衬底上且形成于第一层间介质层内的金属栅极,位于衬底上且在金属栅极两侧的侧墙,位于第一层间介质层上覆盖金属栅极和侧墙的第二层间介质层,位于第二层间介质层内的导电插塞,所述金属栅极与第二层间介质层之间具有保护层,所述保护层与导电插塞连通。本发明有效防止金属栅极表面导电性能变差,进而使后续与金属栅极连接的导电插塞电阻降低,提高了半导体器件的可靠性和电性能。 |
申请公布号 |
CN102810477B |
申请公布日期 |
2015.04.01 |
申请号 |
CN201110145354.1 |
申请日期 |
2011.05.31 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
王新鹏 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L21/768(2006.01)I;H01L29/78(2006.01)I;H01L29/49(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种半导体器件的形成方法,其特征在于,包括:提供衬底,在所述衬底表面形成替代栅极结构,替代栅极结构两侧形成有侧墙,所述衬底上还形成有与替代栅极结构顶部齐平的第一层间介质层;以第一层间介质层为掩膜,去除替代栅极结构,形成沟槽;在沟槽底部形成栅介质层后,于第一层间介质层上形成金属层,且所述金属层填充满沟槽;研磨金属层至露出第一层间介质层后,过研磨金属层,形成金属栅极,所述金属栅极上表面的高度低于第一层间介质层的表面0~20nm;于第一层间介质层和金属栅极上形成保护层;研磨保护层至露出第一层间介质层,经过研磨后,所述保护层位于金属栅极上的厚度为1~15nm;在第一层间介质层和保护层上形成第二层间介质层后,于所述第二层间介质层内形成贯穿其厚度的导电插塞,所述导电插塞与保护层连通。 |
地址 |
201203 上海市浦东新区张江路18号 |