射频LDMOS器件及其制造方法

摘要

本发明公开了一种射频LDMOS器件，漂移区由第一注入区和第二注入区组成；第一注入区位于多晶硅栅的第二侧面到第一法拉第屏蔽层的第二侧面之间；第二注入区位于第一法拉第屏蔽层的第二侧面到漏区之间并将漏区包围；所述第二法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面，通过调节第二注入区的掺杂浓度调节第二法拉第屏蔽层的第二侧面底部的漂移区的最大电场强度；第一注入区的掺杂浓度大于第二注入区的掺杂浓度，第一注入区的掺杂浓度越大，第一注入区的电场强度越大、射频LDMOS器件的击穿电压越大、饱和电流也越大。本发明还公开了一种射频LDMOS器件的制造方法。本发明能提高器件的击穿电压和饱和电流，提高器件的功率密度。

主权项

一种射频LDMOS器件，其特征在于，包括：第一导电类型重掺杂的硅衬底；第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；体区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成；漂移区，由形成于所述硅外延层的选定区域中的第二导电类型的第一注入区和第二注入区组成；多晶硅栅，形成于所述体区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述体区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述体区表面用于形成沟道；第一法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的台阶结构上，所述第一法拉第屏蔽层和其底部的所述多晶硅栅或所述硅外延层之间隔离有第一屏蔽介质层；第二法拉第屏蔽层，覆盖在所述第一法拉第屏蔽层的台阶结构上，所述第二法拉第屏蔽层和其底部的所述第一法拉第屏蔽层或所述硅外延层之间隔离有第二屏蔽介质层；源区，由形成于所述体区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述体区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述体区、所述硅外延层和所述硅衬底电连接；在横向上，所述第一注入区位于所述多晶硅栅的第二侧面到所述第一法拉第屏蔽层的第二侧面之间，所述第一法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面；所述第二注入区位于所述第一法拉第屏蔽层的第二侧面到所述漏区之间并将所述漏区包围；所述第二法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面，所述漂移区的最大电场强度位于所述第二法拉第屏蔽层的第二侧面底部，所述第二法拉第屏蔽层的第二侧面底部的掺杂浓度越大所述漂移区的最大电场强度越大；所述第一注入区的掺杂浓度大于所述第二注入区的掺杂浓度，在保证所述第一注入区的电场强度小于所述漂移区的最大电场强度的条件下，所述第一注入区的掺杂浓度越大，所述第一注入区的电场强度越大、射频LDMOS器件的击穿电压越大、饱和电流也越大。