| 主权项 |
一种处理器，包括：复数个处理核心；环式互连，系耦合至该复数个处理核心；第一逻辑，用以将不同的进阶可编程中断控制器(APIC)识别符(ID)指定给该复数个处理核心中的各个处理核心，并且产生含有该指定之封包且将该封包沿着该环式互连而传送至各个处理核心；第二逻辑，用以侦测该复数个处理核心中之各个处理核心的状态为作用的或不作用的；以及第三逻辑，用以侦测该复数个处理核心中之各个处理核心的属性为合格被指定该进阶可编程中断控制器识别符(APIC ID)或是不合格被指定该进阶可编程中断控制器识别符(APIC ID)，其中，该第一逻辑用以将该进阶可编程中断控制器识别符(APIC ID)指定给该复数个处理核心中之为作用且合格的多个处理核心。
|
