一种基于陷阱产生机制的半导体器件其制造方法及应用

摘要

本发明公开了一种基于陷阱产生机制的半导体器件其制造方法及应用，衬底区上一侧设有电学悬浮掺杂区，另一侧设有漏端掺杂区，电学悬浮掺杂区和漏端掺杂区中间为陷阱层，栅介质绝缘层覆盖在电学悬浮掺杂区和陷阱层之上，其上并设有栅端金属电极层，漏端掺杂区上设有漏端金属电极层，电学悬浮掺杂区和漏端掺杂区分别使用隔离氧化区区与旁边区域隔离，在漏掺杂区的隔离氧化区区另一侧设有衬底电极处，其上为衬底金属电极层。本发明中的器件结构，和传统的CMOS工艺有很好的兼容性。

主权项

一种基于陷阱产生机制的半导体器件，其特征在于，衬底区(1)上一侧设有电学悬浮掺杂区(3)，另一侧设有漏端掺杂区(4)，电学悬浮掺杂区(3)和漏端掺杂区(4)中间为陷阱层(5)，栅介质绝缘层(6)覆盖在电学悬浮掺杂区(3)和陷阱层(5)之上，其上并设有栅端金属电极层(7)，漏端掺杂区(4)上设有漏端金属电极层(8)，电学悬浮掺杂区(3)和漏端掺杂区(4)分别使用隔离氧化区(2)与旁边区域隔离，在漏掺杂区的隔离氧化区(2)区另一侧设有衬底电极处，其上为衬底金属电极层(9)。