发明名称 3维构造之MOSFET及其制造方法
摘要 本发明欲解决的课题之一是在于即使尺寸更小仍可根据该尺寸设计,提供实质上具有元件性能的基本电子元件及集成该基本电子元件构成的集成化半导体装置。本发明之解决手段是在于有关3维构造之MOS-FET中,具备:具有不同的复数个结晶面的通道区域、面对该通道区域的复数个结晶面而设的闸极电极、设置在该闸极电极与前述通道区域之间的闸极绝缘膜、和设置成面对流经前述通道区域之电流的方向且隔该通道区域的第一、第二矽化物区域。
申请公布号 TW201513351 申请公布日期 2015.04.01
申请号 TW102135319 申请日期 2013.09.30
申请人 国立大学法人东北大学 TOHOKU UNIVERSITY 发明人 诹访智之 SUWA, TOMOYUKI;田中宏明 TANAKA, HIROAKI;大见忠弘 OHMI, TADAHIRO
分类号 H01L29/78(2006.01);H01L29/40(2006.01) 主分类号 H01L29/78(2006.01)
代理机构 代理人 林志刚
主权项
地址 日本 JP