| 摘要 |
<p>Elektronische Schaltungsanordnung zum Verarbeiten von binären Eingabewerten x∈X der Wortbreite n (n > 1), mit:–einer ersten kombinatorischen Schaltungskomponente (31; 41; 61; 71; 81; 91), die konfiguriert ist, die binären Eingabewerte x zu einem ersten binären Ausgabewert mit der Wortbreite a1(a1≥1) zu verarbeiten und am Ausgang der ersten kombinatorischen Schaltungskomponente (31; 41; 61; 71; 81; 91), welcher mit einer Anzahl A1(A1> 1) binärer Ausgänge gebildet ist, bereitzustellen, wobei gilt: A1≥a1,–einer zweiten kombinatorischen Schaltungskomponente (32; 42; 62; 74; 82; 92), die konfiguriert ist, die binären Eingabewerte x zu einem zweiten binären Ausgabewert zu verarbeiten,–einer dritten kombinatorischen Schaltungskomponente (33; 43; 63; 75; 83; 93), die konfiguriert ist, die binären Eingabewerte x zu einem dritten binären Ausgabewert zu verarbeiten, und–einem Mehrheitsvoterelement (34; 49; 64; 76; 84; 94), dessen Eingang zum Empfang des jeweiligen binären Ausgabewertes mit dem Ausgang der ersten, der zweiten und der dritten kombinatorischen Schaltungskomponente (31, 32, 33; 41, 42, 43; 61, 62, 63; 71, 74, 75; 81, 82, 83; 91, 92, 93) verbunden ist und welches konfiguriert ist, in Abhängigkeit von den empfangenen binären Ausgabewerten an seinem Ausgang ein Mehrheitssignal bereitzustellen, wobei die zweite und die dritte kombinatorische Schaltungskomponente (32, 33; 42, 43; 62, 63; 74, 75; 82, 83; 92, 93) den folgenden Merkmalen entsprechend ausgelegt sind:–im fehlerfreien Fall sind für alle binären Eingabewerteder zweite binäre Ausgabewert der zweiten kombinatorischen Schaltungskomponente (32; 42; 62; 74; 82; 92) und der dritte binäre Ausgabewert der dritten ...</p> |
