发明名称 一种具有自动校正功的高分辨率时间间隔测量装置
摘要 本发明具有自动校正功能的高分辨率时间间隔测量装置,在现有技术的基础上,增加了自动校正电路。通过自动校正电路产生校正开始信号脉冲和校正停止信号脉冲以及系统时钟,并输入到输入调理电路中,产生脉冲宽度值为T<sub>1</sub>(正相时钟)以及T<sub>2</sub>(反相时钟)时间间隔信号Δt<sub>start</sub>、Δt<sub>stop</sub>,在时间-幅度转换器TAC1、TAC2中分别测量得到时间间隔N<sub>start_1</sub>、N<sub>stop_1</sub>(正相时钟)以及N<sub>start_2</sub>、N<sub>stop_2</sub>(反相时钟),由于产生脉冲宽度值T<sub>1</sub>、T<sub>2</sub>为已知的,这样根据这些值进行计算,可以抵消增益系数和延迟偏差的影响,从而对待测时间间隔值进行了修正,进一步提高时间间隔的测量精度。
申请公布号 CN104460304A 申请公布日期 2015.03.25
申请号 CN201410763285.4 申请日期 2014.12.11
申请人 电子科技大学 发明人 邱渡裕;叶芃;谭峰;郭连平;程孟;曾浩;杨扩军;黄武煌
分类号 G04F10/04(2006.01)I 主分类号 G04F10/04(2006.01)I
代理机构 成都行之专利代理事务所(普通合伙) 51220 代理人 温利平
主权项 一种具有自动校正功能的高分辨率时间间隔测量装置,包括输入调理电路、时间‑幅度转换器TAC1、TAC2以及FPGA;输入调理电路根据开始信号脉冲(Start_Hit)和停止信号脉冲(Stop_Hit),将待测时间间隔分解为能被计数器直接计数无量化误差的整数部分闸门信号、开始信号脉冲与系统时钟产生的时间间隔信号Δt<sub>start</sub>以及停止信号脉冲与系统时钟产生的时间间隔信号Δt<sub>stop</sub>;其中,整数部分闸门信号送入FPGA(现场可编程逻辑器件)中的计数器中进行计数,得到整数部分的时间间隔;时间间隔信号Δt<sub>start</sub>、Δt<sub>stop</sub>分别送入时间‑幅度转换器TAC1、TAC2进行高分辨率的测量,得到两个小数部分的时间间隔,最后在FPGA中将整数部分的时间间隔与两个小数部分的时间间隔汇总处理,再经数据接口送给后续处理单元进行;其特征在于,还包括:一自动校正电路;所述的自动校正电路包括:同相时钟缓冲器和反相时钟缓冲器,其输入均为高稳时钟源输出的时钟,输出分别为相位相反的两路时钟;同相多路扇出器和反相多路扇出器,同相多路扇出器的输入为同相时钟缓冲器输出的同相时钟,输出为两路同相时钟,反相多路扇出器输入反相时钟缓冲器输出的反向时钟,输出为两路反相时钟;校正时钟2选1多路选择器和系统时钟2选1多路选择器,其中,校正时钟2选1多路选择器输入为同相多路扇出器输出的一路同相时钟和反相多路扇出器输出的一路反相时钟,根据自校正时钟选择信号,选择同相时钟或反相时钟作为自校正时钟;系统时钟2选1多路选择器输入为同相多路扇出器输出的另一路同相时钟和反相多路扇出器输出的另一路反相时钟,根据系统时钟选择信号,选择同相时钟或反相时钟作为系统时钟输入到输入调理电路;两个D触发器,其时钟端输入均为自校正时钟,D输入端均接校正使能信号,Q输出端分别输出校正开始信号脉冲和校正停止信号脉冲;两个校正2选1多路选择器,其中一个输入为待测时间间隔的开始信号脉冲(Start)和校正开始信号脉冲,输出为输入调理电路的开始信号脉冲(Start_Hit),另一个输入为待测时间间隔的停止信号脉冲(Stop)和校正停止信号脉冲,输出为输入调理电路的停止信号脉冲(Stop_Hit);正常测试时,两个校正2选1多路选择器根据校正控制信号(Cali_SEL)分别选择待测时间间隔的开始信号脉冲(Start)和停止信号脉冲(Stop)输入到输入调理单元,在时间‑幅度转换器TAC1、TAC2中分别测量得到时间间隔值N<sub>start_x</sub>、N<sub>stop_x</sub>;校正时,首先对两个D触发器进行复位,使其均输出为低电平0,校正使能信号为高电平1,然后,系统时钟2选1多路选择器根据系统时钟选择信号(CLK_SEL1)选择同相时钟或反相时钟作为系统时钟;在校正时钟2选1多路选择器根据校正时钟选择信号(CLK_SEL0)选择同相时钟时,两个校正2选1多路选择器根据校正控制信号(Cali_SEL)分别选择校正开始信号脉冲和校正停止信号脉冲输入到输入调理单元,在时间‑幅度转换器TAC1、TAC2中分别测量得到时间间隔N<sub>start_1</sub>、N<sub>stop_1</sub>,在校正时钟2选1多路选择器根据校正时钟选择信号(CLK_SEL0)选择反相时钟时,两个校正2选1多路选择器根据校正控制信号(Cali_SEL)分别选择校正开始信号脉冲和校正停止信号脉冲输入到输入调理单元,分别测量得到时间间隔N<sub>start_2</sub>、N<sub>stop_2</sub>;最后,在FPGA中,对待测时间间隔进行校正,得到校正后的待测时间间隔:<maths num="0001" id="cmaths0001"><math><![CDATA[<mrow><msub><mi>T</mi><mrow><mi>start</mi><mo>_</mo><mi>x</mi></mrow></msub><mo>=</mo><mfrac><mrow><mrow><mo>(</mo><msub><mi>T</mi><mn>2</mn></msub><mo>-</mo><msub><mi>T</mi><mn>1</mn></msub><mo>)</mo></mrow><msub><mi>N</mi><mrow><mi>start</mi><mo>_</mo><mi>x</mi></mrow></msub><mo>+</mo><msub><mi>N</mi><mrow><mi>start</mi><mo>_</mo><mn>2</mn></mrow></msub><msub><mi>T</mi><mn>1</mn></msub><mo>-</mo><msub><mi>N</mi><mrow><mi>start</mi><mo>_</mo><mn>1</mn></mrow></msub><msub><mi>T</mi><mn>2</mn></msub></mrow><mrow><msub><mi>N</mi><mrow><mi>start</mi><mo>_</mo><mn>2</mn></mrow></msub><mo>-</mo><msub><mi>N</mi><mrow><mi>start</mi><mo>_</mo><mn>1</mn></mrow></msub></mrow></mfrac><mo>,</mo></mrow>]]></math><img file="FDA0000631099440000021.GIF" wi="977" he="158" /></maths><maths num="0002" id="cmaths0002"><math><![CDATA[<mrow><msub><mi>T</mi><mrow><mi>stop</mi><mo>_</mo><mi>x</mi></mrow></msub><mo>=</mo><mfrac><mrow><mrow><mo>(</mo><msub><mi>T</mi><mn>2</mn></msub><mo>-</mo><msub><mi>T</mi><mn>1</mn></msub><mo>)</mo></mrow><msub><mi>N</mi><mrow><mi>stop</mi><mo>_</mo><mi>x</mi></mrow></msub><mo>+</mo><msub><mi>N</mi><mrow><mi>stop</mi><mo>_</mo><mn>2</mn></mrow></msub><msub><mi>T</mi><mn>1</mn></msub><mo>-</mo><msub><mi>N</mi><mrow><mi>stop</mi><mo>_</mo><mn>1</mn></mrow></msub><msub><mi>T</mi><mn>2</mn></msub></mrow><mrow><msub><mi>N</mi><mrow><mi>stop</mi><mo>_</mo><mn>2</mn></mrow></msub><mo>-</mo><msub><mi>N</mi><mrow><mi>stop</mi><mo>_</mo><mn>1</mn></mrow></msub></mrow></mfrac></mrow>]]></math><img file="FDA0000631099440000022.GIF" wi="929" he="158" /></maths>其中,T<sub>1</sub>为选择同相时钟作为自校正时钟时,时间间隔信号Δt<sub>start</sub>、Δt<sub>stop</sub>脉冲宽度值,T<sub>2</sub>为选择反相时钟作为自校正时钟时,时间间隔信号Δt<sub>start</sub>、Δt<sub>stop</sub>脉冲宽度值。
地址 611731 四川省成都市高新区(西区)西源大道2006号