发明名称 |
一种FC-AV协议处理电路结构 |
摘要 |
本发明提供一种FC-AV协议处理电路,包括DDR2读控制模块、异步FIFOA、B、C、D、发送控制0模块、发送控制1模块、接收控制模块、FC核0和FC核1;FC核0和DDR2读控制模块、异步FIFO A、B、发送控制0模块一起组成发送通路0;FC核1和DDR2读控制模块、异步FIFO C、D、发送控制1模块一起组成发送通路1;FC核0和接收控制模块组成接收通路0;FC核1和接收控制模块组成接收通路1;发送通路0和发送通路1一起实现发送双余度功能;接收通路0和接收通路1一起实现接收双余度功能。本发明实现了FC-AV协议电路化,同时具有发送双余度和接收双余度功能。 |
申请公布号 |
CN104469375A |
申请公布日期 |
2015.03.25 |
申请号 |
CN201410752867.2 |
申请日期 |
2014.12.09 |
申请人 |
中国航空工业集团公司第六三一研究所 |
发明人 |
田泽;刘承禹;王婷;郭亮;刘浩;蔡叶芳 |
分类号 |
H04N19/423(2014.01)I;H04N19/433(2014.01)I |
主分类号 |
H04N19/423(2014.01)I |
代理机构 |
西安智邦专利商标代理有限公司 61211 |
代理人 |
张倩 |
主权项 |
一种FC‑AV协议处理电路,其特征在于,包括DDR2读控制模块、异步FIFO A、异步FIFO B、异步FIFO C、异步FIFO D、发送控制0模块、发送控制1模块、接收控制模块、FC核0和FC核1;DDR2读控制模块输入端经过发送DDR2控制器连接外部发送DDR2存储器,DDR2读控制模块输出端与异步FIFO A、异步FIFO B、异步FIFO C和异步FIFO D输入端连接,异步FIFO A和异步FIFO B输出端与发送控制0模块输入端连接,异步FIFO C和异步FIFO D输出端与发送控制1模块的输入端连接,发送控制0模块和发送控制1模块的输出端分别与FC核0和FC核1的发送通路的输入端连接,接收控制模块的输入端与FC核0和FC核1的接收通路的输出端连接,接收控制模块的输出端经过接收DDR2控制器连接外部接收DDR2存储器。 |
地址 |
710119 陕西省西安市锦业二路15号 |