发明名称 |
半导体器件 |
摘要 |
根据实施方式,半导体器件具备:基极层;设置在基极层上的第二导电型半导体层;第一绝缘膜,设置在从第二导电型半导体层的表面向基极层侧延伸、未到达基极层的多个第一沟槽的内壁上;和第一电极,隔着第一绝缘膜设置在第一沟槽内,并且与第二导电型半导体层的表面相接。第二导电型半导体层具有:由第一沟槽夹持的第1第二导电型区域;和第2第二导电型区域,设置在第1第二导电型区域与基极层之间以及第一沟槽的底部与基极层之间,该第2第二导电型区域的第二导电型杂质量比第1第二导电型区域少。 |
申请公布号 |
CN102412289B |
申请公布日期 |
2015.03.25 |
申请号 |
CN201110274284.X |
申请日期 |
2011.09.15 |
申请人 |
株式会社东芝 |
发明人 |
北川光彦 |
分类号 |
H01L29/739(2006.01)I;H01L29/06(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L29/739(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
徐殿军 |
主权项 |
一种半导体器件,其特征在于,具备:基极层;第二导电型半导体层,设置在所述基极层的第一侧;第一绝缘膜,设置在多个第一沟槽的内壁上,每一个第一沟槽从所述第二导电型半导体层的第一表面向所述基极层侧延伸、未到达所述基极层,所述第二半导电型半导体层与所述基极层实质平行;第一电极,隔着所述第一绝缘膜并在所述第一绝缘膜上设置在每一个所述第一沟槽内,并且在所述第一表面、以及在与所述第一表面相交的所述第二导电型半导体层的第一侧表面与所述第二导电型半导体层电连接;第一导电型半导体层,设置在所述基极层的与所述第一侧相对的所述基极层的第二侧;第二绝缘膜,设置在多个第二沟槽的内壁上,每一个第二沟槽从所述第一导电型半导体层的第二表面向所述基极层侧延伸、未到达所述基极层,所述第一导电型半导体层与所述基极层实质平行;和第二电极,隔着所述第二绝缘膜并在所述第二绝缘膜上设置在每一个所述第二沟槽内,并且在所述第二表面、以及在与所述第二表面相交的所述第二导电型半导体层的第二侧表面与所述第一导电型半导体层电连接,所述第一导电型半导体层具有:由所述第二沟槽夹持的第1第一导电型区域;和第2第一导电型区域,设置在所述第1第一导电型区域与所述基极层之间以及每一个所述第二沟槽的底部与所述基极层之间,所述第2第一导电型区域的第一导电型杂质量比所述第1第一导电型区域少,所述第二导电型半导体层具有:由所述第一沟槽夹持的第1第二导电型区域;和第2第二导电型区域,设置在所述第1第二导电型区域与所述基极层之间以及每一个所述第一沟槽的底部与所述基极层之间,所述第2第二导电型区域的第二导电型杂质量比所述第1第二导电型区域少,所述第1第二导电型区域的宽度为1μm以下,所述第1第一导电型区域的宽度为1μm以下。 |
地址 |
日本东京都 |