发明名称 |
半导体装置的制造方法 |
摘要 |
本发明提供一种半导体装置的制造方法。该方法具备在第1导电类型的半导体层形成沟槽的工序;形成覆盖沟槽的内表面的第1绝缘膜的工序;在第1绝缘膜上形成第1导电材料以埋入沟槽内的工序;蚀刻第1导电材料以使第1导电材料整体位于沟槽内的工序;蚀刻第1绝缘膜,以在沟槽的上部内表面使半导体层露出,使第1导电材料的上端部相比于第1绝缘膜的上端部更位于上侧的工序;在对第1绝缘膜进行蚀刻之后,再蚀刻第1导电材料以使第1绝缘膜的上端部相比于第1导电材料的上端部更位于上侧的工序;形成对在沟槽的上部内表面露出的半导体层和第1导电材料进行覆盖的第2绝缘膜的工序;在第1绝缘膜和第2绝缘膜上形成第2导电材料以埋入沟槽的工序。 |
申请公布号 |
CN104465348A |
申请公布日期 |
2015.03.25 |
申请号 |
CN201310739901.8 |
申请日期 |
2013.12.27 |
申请人 |
株式会社东芝 |
发明人 |
浅原英敏 |
分类号 |
H01L21/28(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
陈华成 |
主权项 |
一种半导体装置的制造方法,其特征在于,具有:在第1导电类型的半导体层中形成沟槽的工序;形成覆盖所述沟槽的内表面的第1绝缘膜的工序;以埋入所述沟槽内的方式,在所述第1绝缘膜上形成第1导电材料的工序;以使所述第1导电材料的上端部位于所述沟槽内的方式,对所述第1导电材料进行蚀刻的工序;以在所述沟槽的上部内表面中使所述半导体层露出,并且使所述第1导电材料的所述上端部相比于所述第1绝缘膜的上端部更位于上侧的方式,对所述第1绝缘膜进行蚀刻的工序;在对所述第1绝缘膜进行蚀刻之后,以使所述第1绝缘膜的所述上端部相比于所述第1导电材料的所述上端部更位于上侧的方式,对所述第1导电材料进行再蚀刻的工序;形成对在所述沟槽的上部内表面露出的所述半导体层和所述第1导电材料进行覆盖的第2绝缘膜的工序;以及以埋入所述沟槽内的方式,在所述第2绝缘膜上形成第2导电材料的工序。 |
地址 |
日本东京都 |