一种提高ASIC芯片寄存器访问可靠性的设计方法

摘要

本发明涉及一种ASIC芯片寄存器的访问方法技术领域，特别涉及一种提高ASIC芯片寄存器访问可靠性的设计方法。本发明的一种提高ASIC芯片寄存器访问可靠性的设计方法，主要考虑功能复杂、功能模块众多的ASIC芯片结构的特点，采用芯片内部逻辑模块寄存器串联构建寄存器链，并与寄存器访问控制器输入、输出相连构建寄存器访问控制环的方式，实现单一寄存器访问控制器对众多功能模块的寄存器访问；并通过内部计时器控制寄存器访问控制器的带内复位、访问结果分析与控制模块控制寄存器访问控制器的带外复位，实现寄存器访问控制器的逻辑可靠性，并且占用的芯片逻辑资源较少。

主权项

一种提高ASIC芯片寄存器访问可靠性的设计方法，包括：A、构建寄存器访问控制环；B、通过核心逻辑接口实现对寄存器访问控制器的带内复位；C、片外访问控制及访问结果分析。