一种十管抗瞬态效应SRAM存储单元

摘要

本发明提供了一种十管抗瞬态效应SRAM存储单元，该单元包括以下结构：反相器结构，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中反相器结构由PMOS管和NMOS管串联形成，每个反相器的PMOS管和NMOS管之间作为存储节点，其中所有正存储节点连在一起，所有负存储节点连在一起；传输结构，由2个NMOS管构成。本发明通过在传统六管单元结构的基础上增加4个晶体管，并将相应的存储节点连在一起，解决了传统六管单元结构静态噪声容限小的缺陷，本发明提出的十管SRAM存储单元具有很好的稳定性和正反馈功能。

主权项

一种十管抗瞬态效应SRAM存储单元，该单元包括以下结构：反相器结构，用于锁存逻辑电平状态，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中第一反相器结构由第三MOS管(M3)和第一MOS管(M1)串联形成，所述第三MOS管(M3)漏极和第一MOS管(M1)的漏极之间作为第一正存储节点(Q)；第二反相器结构由第九MOS管(M9)和第七MOS管(M7)串联形成，所述第九MOS管(M9)源极和第七MOS管(M7)的源极之间作为第三负存储节点(QB2)，所述第九MOS管(M9)栅极和第七MOS管(M7)的栅极之间作为第二负存储节点(Q1)；第三反相器结构由第十MOS管(M10)和第八MOS管(M8)串联形成，所述第十MOS管(M10)源极和第八MOS管(M8)的源极之间作为第三正存储节点(Q2)，所述第十MOS管(M10)栅极和第八MOS管(M8)的栅极之间作为第二负存储节点(QB1)；第四反相器结构由第四MOS管(M4)和第二MOS管(M2)串联形成，所述第四MOS管(M4)漏极和第二MOS管(M2)的漏极之间作为第一负存储节点(QB)；所述第一正存储节点(Q)、第二正存储节点(Q1)、第三正存储节点(Q2)连接在一起；所述第一负存储节点(QB)、第二负存储节点(QB1)、第三负存储节点(QB2)连接在一起；传输结构，用于传输存储在上述存储节点中的逻辑电平状态和来自位线或反相位线的信息，由第五MOS管(M5)和第六MOS管(M6)构成。