一种基于FPGA的嵌入式处理器动态配置电路及方法

摘要

本发明公开了一种基于FPGA的嵌入式处理器动态配置电路及方法，通过FPGA的用户IO与嵌入式处理器的复用配置、上电复位、硬复位和软复位等相关管脚相连，利用FPGA产生嵌入式处理器所需要的配置时序。通过FPGA和上位机通讯，解析出串口数据包中的配置嵌入式处理器的上电配置字，实现了由FPGA产生嵌入式处理器需要的配置时序，完成了对嵌入式处理器的动态配置，解决了以往嵌入式处理器需要固定的上下拉电阻配置，当需要改变配置时，需要断电，从机箱中拔出嵌入式模块，人工改变配置电阻焊接状态的繁琐处理弊端，提高了嵌入式处理器的使用灵活性。

主权项

一种基于FPGA的嵌入式处理器动态配置电路，其特征在于：包括被配置的嵌入式处理器和与其配置管脚电平标准兼容的FPGA,嵌入式处理器的上电配置管脚、上电复位管脚、硬复位管脚、软复位管脚与FPGA的对应I/O管脚连接在一起；所述FPGA用于与上位机通讯连接以获取上位机的配置、控制信息，同时FPGA根据嵌入式处理器的配置要求产生相应复位状态的不同配置时序对嵌入式处理器进行配置。