发明名称 |
锁相环的锁定检测器 |
摘要 |
在本文中描述的时钟对准检测器可以检测在确定的误差裕度内的时钟信号之间的对准,诸如相位误差的所定义裕度。相位误差的裕度可以改变,以达到不同程度的锁定检测精度。时钟对准检测器可以检测到时钟信号的上升沿、时钟信号的下降沿、或在时钟信号的上升沿和下降沿两者之间的对准。时钟对准检测器可以实施为锁相环的锁定检测器,经配置以检测并维持参考时钟信号和反馈时钟信号之间的相位关系,其中所述时钟对准检测器检测所述参考时钟信号和反馈时钟信号之间的对准。 |
申请公布号 |
CN104467821A |
申请公布日期 |
2015.03.25 |
申请号 |
CN201410429586.3 |
申请日期 |
2014.08.28 |
申请人 |
美国亚德诺半导体公司 |
发明人 |
P·奥列加斯;A·阿拉克廉;L·马拉维 |
分类号 |
H03L7/08(2006.01)I;H03L7/085(2006.01)I |
主分类号 |
H03L7/08(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
申发振 |
主权项 |
一种时钟对准检测器,被配置为检测第一时钟信号和第二时钟信号之间的对准,所述时钟对准检测器包括:对准状态检测器,被配置为生成延迟的对准状态信号,指示所述第一时钟信号和所述第二时钟信号的对准状态;延迟对准状态检测器,被配置为生成至少两个对准状态信号,指示当通过所述第一时钟信号和所述第二时钟信号的边沿触发时的延迟对准状态信号的状态;和边缘对准状态检测器,被配置为基于所述至少两个对准状态信号而产生边缘对准状态信号,其中所述边缘对准状态信号指示所述第一时钟信号和所述第二时钟信号的边沿的对准状态。 |
地址 |
美国马萨诸塞州 |