一种基于概率计算的线性分组码模拟译码器设计方法

摘要

本发明涉及一种基于概率计算的线性分组码的模拟译码器的设计方法，属于信号处理技术领域，包括以下步骤：(1)由线性分组码的H矩阵与因子图的对应关系得到其因子图；(2)通过等效门、概率异或门两种门电路实现因子图中节点的相应功能；(3)通过度数为3的概率门电路实现任意度数的概率门电路模块；(4)特殊节点的实现；(5)根据因子图中变量节点与校验节点之间的连线关系，将步骤二到步骤四中介绍的相应等效门与概率异或门相连，实现模拟译码器的结构。对比现有设计方法，本发明方法将模拟译码器的器件(两种门电路)与因子图模型一一对应，设计流程清晰、搭建快捷，应用本发明方法所搭建的模拟译码器可扩展性好，具有广泛的适用性。

主权项

一种基于概率计算的线性分组码模拟译码器设计方法,其特征在于：包括以下步骤：步骤一、由线性分组码的H矩阵与因子图的对应关系得到其因子图；其对应关系如下：H矩阵的列与因子图变量节点一一对应，矩阵的行与因子图校验节点一一对应，矩阵中的权值1确定相应变量节点和校验节点的连线关系；步骤二、通过等效门、概率异或门两种门电路实现因子图中节点的相应功能；具体实现方式如下：对于因子图中度数为n的信息位的变量节点，通过度数为n+2的等效门实现；对于因子图中度数为m的校验位的变量节点，通过度数为m+1的等效门实现；对于因子图中的校验节点，通过与其度数相同的概率异或门实现，其中m和n均为整数；步骤三、通过度数为3的概率门电路实现任意度数的概率门电路模块；所述概率门电路是指等效门电路或概率异或门电路，具体实现方式如下：对于度数n小于等于3的模块，直接使用度数为3的概率门电路实现；对于度数n大于3的模块，可通过将n‑2个度数为3的概率门电路的对应输入与输出端口“两两相连”形成一种“链式结构”实现；步骤四、特殊节点的实现；具体实现方式如下：对于因子图中度数为1的校验位的变量节点，省略实现其相应功能的等效门，将其输入直接连接到与其相连的概率异或门上；步骤五，根据因子图中变量节点与校验节点之间的连线关系，将步骤二到步骤四中介绍的相应等效门与概率异或门相连，实现模拟译码器的结构。