发明名称 一种高速串行存储控制方法及装置
摘要 本发明公开了一种高速串行存储控制方法和装置。方法包括步骤:S1,定义写数据包格式和/或读数据包格式;S2,建立多个数据通道的通信链路并使多个数据通道对齐;S3,根据定义的写数据包格式和/或读数据包格式解析数据包;S4,读/写存储器。装置包括至少一路高速串行通道、高速串行接口控制模块、协议处理模块和存储控制模块。本发明利用协议的转换和存储控制,实现高速串行接口的高吞吐率和静态随机存取存储器的读写迅速的完美结合,而且实现高速串行接口的通道数、静态随机存取存储器的容量的可扩展设计,进而实现大容量、高速、高密度的存储体的构建,还具有接口简单、数据可靠性高的优点。本发明可广泛应用于各种高速串行存储控制系统。
申请公布号 CN104461963A 申请公布日期 2015.03.25
申请号 CN201410707536.7 申请日期 2014.11.27
申请人 深圳市国微电子有限公司 发明人 何凯;王黎明;王文青;刘建新
分类号 G06F13/16(2006.01)I 主分类号 G06F13/16(2006.01)I
代理机构 广州嘉权专利商标事务所有限公司 44205 代理人 唐致明
主权项 一种高速串行存储控制方法,其特征在于,其包括步骤:S1,定义写数据包格式和/或读数据包格式;S2,建立多个数据通道的通信链路并使多个数据通道对齐;S3,根据定义的写数据包格式和/或读数据包格式解析数据包;S4,读/写存储器。
地址 518057 广东省深圳市高新技术产业园南区高新南一道国微大厦6层