一种高速数字噪声源

摘要

本发明提供了一种高速数字噪声源，基于FPGA实现，利用振荡器输出一个高频、大抖动时钟信号，然后使用低频纯净时钟信号对产生的高频、大抖动时钟信号进行采样，所得到的信号即为最终所需的噪声源，其中高频、大抖动时钟信号基于奇数个非门构成的环路产生，同时设有控制环路闭合与断开的开关信号，其中心振荡频率在1.5GHz～3GHz的范围内。本发明还提供了高速数字噪声源的冗余设计。本发明的优点在于：解决了基于FPGA的数字噪声源功耗大、输出速率低的问题，有效控制噪声源的功耗，既满足输出速率的要求，也不会使FPGA受到较大的损坏。

主权项

一种高速数字噪声源，该噪声源基于FPGA实现，利用振荡器输出一个高频、大抖动时钟信号，再使用低频纯净时钟对其进行采样，最后输出所得信号，其特征在于：高频、大抖动时钟信号的中心振荡频率在1.5GHz～3GHz的范围内。